

产品特性

● 低功耗: 700 mW@125 MSPS

● 电源供电: 1.8 V

● 输出电平: 1.8 V CMOS 或 LVDS

● 信噪比(SNR)=77dBFS (Fin=70MHz/Fs=125MSPS)

无杂散动态范围(SFDR)=85dBc (Fin=70MHz/Fs=125MSPS)

● 中频采样率达到 300 MHz

● 内置 1 至 8 整数输入时钟分频器

● 小信号输入噪声: -153dBm/Hz (200Ω输入 阻抗/Fin=70MHz/Fs=125MSPS)

● 可编程内部基准电压源

● 差分模拟输入范围最大可达 2V 峰峰值

● 差分模拟输入带宽: 650MHz

● 内置时钟占空比稳定器

95 dB 通道隔离/串扰

● 串行端口(SPI)控制

● 用户可配置的内置测试(BIST)功能

节能的掉电模式

产品应用

- 雷达系统
- 分集无线电系统
- 多模式数字接收机 (3G)
- GSM / EDGE / W-CDMA / LTE / CDMA2000 / WiMAX / TD-SCDMA
- I/O 解调系统
- 智能天线系统
- 通用软件无线电
- 宽带数据应用
- 超声设备

产品优势


- 片内扰动选项可改善模拟输入信号的无杂散 动态范围 (SFDR)。
- 差分输入在最高 300MHz 的输入频率下仍有 很好的信噪比(SNR)。
- 采用 1.8 V 单电源供电,数字输出驱动器则采用独立电源供电,支持 1.8 V CMOS 或 LVDS 输出
- 标准串行接口(SPI)可配置产品的各种功能, 例如:多种数据编码形式(偏移二进制、二进制补码或格雷码)、时钟 DCS 使能、节电模式、测试模式以及多种基准电压。
- 与 AD9258/AD9268 引脚兼容, 16 位产品可 轻松转换至 14 位产品。

产品描述

CBM92AD68 是双通道、16 位、125 MSPS 模数转换器(ADC),支持需要高性能、低成本、小尺寸的多功能通信应用。这款双通道的 ADC 内核采用多级差分流水线架构,每个 ADC 均集成高带宽的差分采样保持电路,支持用户可选的各种输入范围。芯片内部集成了基准电压源,便于简化外部设计。占空比稳定器可用来补偿 ADC 时钟占空比的变化,使转换器保持出色的性能。ADC 输出数据可以直接送至两个外部 16 位输出端口,支持 1.8 V CMOS和 LVDS 两种模式。灵活的掉电选项可明显降低功耗。三线式 SPI 兼容型串行接口可配置产品的各种功能。CBM92AD68 采用 64 引脚 QFN 封装,额定温度范围为-40°C 至+85°C 工业温度范围。



功能框图





技术规格

ADC 直流规格

除非另有说明,AVDD=1.8V、DRVDD=1.8V、采样速率=125MSPS、VIN=-1.0dBFS 差分输入、1.0V 内部基准电压、DCS 使能。

表 1.

参数	温度	最小值	典型值	最大值	单位
分辨率	全	16			位
精度					
无失码	全	保证			
失调误差	全		±0.2	±0.7	% FSR
增益误差	全		±0.8	±2.5	% FSR
微分非线性(DNL) ¹	全	-1.2		+1.4	LSB
	25℃		±0.7		LSB
积分非线性(INL) ¹	全			±6.0	LSB
	25℃		±3.5		LSB
匹配特性			/		
失调误差	全		±0.2	±0.5	% FSR
增益误差	全		±0.3	±0.5 ±1.3	% FSR
内部基准电压			芯佰微电	子	
输出电压误差(1V 模式)	全		±5	±12	mV
负载导致电压误差(1.0mA)	全		5		mV
输入端参考噪声	25℃		2.24		LCD www.c
VREF=1.0V	25 C		2.34		LSB rms
模拟输入					
输入范围,VREF = 1.0 V	全		2		V p-p
输入电容 ²	全		8		pF
输入共模电压	全		0.9		V
基准电压输入阻抗	全		7		kΩ
电源					
电源电压					
AVDD	全	1.7	1.8	1.9	V
DRVDD	全	1.7	1.8	1.9	V
电源电流					
IAVDD ¹	全		351		mA
IDRVDD ¹ (1.8 V CMOS)	全		52		mA
IDRVDD ¹ (1.8 V LVDS)	全		98		mA





功耗					
直流输入	全		700	740	mW
正弦波输入 ¹ (1.8 V CMOS)	全	725			mW
正弦波输入 1(1.8 V LVDS)	全	809			mW
待机功耗 ³	全	49			mW
掉电功耗	全	0.5	2.7		mW


- 1 测量条件为: 低输入频率、满量程正弦波、每个输出位的负载约为 5pF。
- 2 输入电容指一个差分输入引脚与 AGND 之间的有效电容。
- 3 待机功耗的测量条件为: 直流输入、CLK 引脚无动作(设为 AVDD 或 AGND)。

ADC 交流规格

除非另有说明, AVDD = 1.8 V、DRVDD = 1.8 V、采样速率=125MSPS、VIN = −1.0 dBFS 差分输入、1.0 V 内部基准电压、DCS 使能。

表 2.

参数	温度	最小值 典型值 最大值	单位
信噪比(SNR)			
f _{IN} = 30 MHz	25℃	77.9	dBFs
f _{IN} = 70 MHz	25℃	T77.0 COREBAI	dBFs
	Full	74.7	
f _{IN} = 140 MHz	25℃	芯.佰微电子	dBFs
f _{IN} = 200 MHz	25℃	73.1	dBFs
信纳比(SINAD)			
f _{IN} = 30 MHz	25℃	77.7	dBFs
f _{IN} = 70 MHz	25℃	76.3	dBFs
f _{IN} = 140 MHz	25℃	73.8	dBFs
f _{IN} = 200 MHz	25℃	72.5	dBFs
有效位数(ENOB)			
f _{IN} = 30 MHz	25℃	12.6	位
f _{IN} = 70 MHz	25℃	12.4	位





f _{IN} = 140 MHz	25℃	12.0	位
f _{IN} = 200 MHz	25℃	11.8	位
最差二次/三次谐波			
f _{IN} = 30 MHz	25℃	-86.5	dBc
f _{IN} = 70 MHz	25℃	-85.2	dBc
	Full	80.0	
f _{IN} = 140 MHz	25℃	-80.1	dBc
f _{IN} = 200 MHz	25℃	-78.9	dBc
无杂散动态范围(SFDR)			
f _{IN} = 30 MHz	25℃	86.5	dBc
f _{IN} = 70 MHz	25℃	85,2	dBc
	Full	80.0	
f _{IN} = 140 MHz	25℃	80.1 OREBAI	dBc
f _{IN} = 200 MHz	25℃	芯 佰微电子	dBc
无杂散动态范围(SFDR)			
Dither 关闭(AIN@-23dBFS)			
f _{IN} = 30 MHz	25℃	92	dBFS
f _{IN} = 70 MHz	25℃	88	dBFS
f _{IN} = 140 MHz	25℃	96	dBFS
f _{IN} = 200 MHz	25℃	97	dBFS
无杂散动态范围(SFDR) Dither 开启(AIN@-23dBFS)			
f _{IN} = 30 MHz	25℃	104	dBFS
f _{IN} = 70 MHz	25℃	103	dBFS





f _{IN} = 140 MHz	25℃	105	dBFS
f _{IN} = 200 MHz	25℃	102	dBFS
串扰(Crosstalk)	25℃	-95	dBc
模拟输入带宽	25℃	650	MHz


串扰测量条件: 一个通道输入-1dBFS 100MHz 信号, 另一通道无信号

数字规格

除非另有说明, AVDD = 1.8 V、DRVDD = 1.8 V、采样速率=125MSPS、VIN = -1.0dBFS 差分输入、1.0 V 内部基准电压、DCS 使能。

表 3.

参数	温度	最小值	典型值	最大值	单位
差分时钟输入(CLK+、CLK-)					
逻辑兼容	全		CMOS/LVDS/LVPECL		
内部共模偏置	全		0.9		V
差分输入电压	全	0.3	COREBAI	3.6	V p-p
输入电压范围	全	AGND		AVDD	V
输入共模范围	全	0.9	芯佰微电子	1.3	V
高电平输入电流	全	-100		+100	μΑ
低电平输入电流	全	-120		+120	μА
输入电容	全		6.5		pF
输入电阻	全	8	10	12	kΩ
同步输入					
逻辑兼容	全		CMOS		
内部偏置	全		0.9		V
输入电压范围	全	AGND		AVDD	V
高电平输入电压	全	1.2		AVDD	V
低电平输入电压	全	AGND		0.6	V
高电平输入电流	全	-100		+100	μА
低电平输入电流	全	-120		+120	μΑ
输入电容	全		2		pF
输入电阻	全	12	16	20	kΩ
逻辑输入 (CSB) ¹					
高电平输入电压	全	1.2		2.1	V
低电平输入电压	全	0		0.6	V





		10	10	l
高电平输入电流	全	-10	10	μA
低电平输入电流	全	10	100	μΑ
輸入电阻	全	20		kΩ
输入电容	全	2		pF
逻辑输入 (SCLK/DFS) ²				
高电平输入电压	全	1.2	2.1	V
低电平输入电压	全	0	0.6	V
高电平输入电流(VIN=1.8V)	全	-10	-100	μΑ
低电平输入电流	全	-10	10	μΑ
输入电阻	全	20		kΩ
输入电容	全	2		pF
逻辑输入 (SDIO/DCS) ¹				
高电平输入电压	全	1.2	2.1	V
低电平输入电压	全	0	0.6	V
高电平输入电流	全	-10	10	μА
低电平输入电流	全	10	100	μΑ
输入电阻	全	20		kΩ
输入电容	全	5		рF
逻辑输入 (OEB/PDWN) ²				
高电平输入电压	全	1.2	2.1	V
低电平输入电压	全	0	0.6	V
高电平输入电流(VIN=1.8V)	全		-100	μΑ
低电平输入电流	全	COREBAI	10	μА
输入电阻	全	芯佰微电雾		kΩ
输入电容	全	5		pF
数字输出				
CMOS 模式(DRVDD=1.8V)				
高电平输出电压				
I _{OH} =50μA	全	1.79		V
I _{OH} =0.5mA	全	1.75		V
低电平输出电压				
I _{OL} =1.6mA	全		0.2	V
I _{OL} =50μA	全		0.05	V
LVDS 模式(DRVDD=1.8V)				
差分输出电压(V _{OD}),ANSI 模式	全	280 330	380	mV
输出偏移电压(V _{OS}),ANSI 模式	全	1.15 1.25	1.35	V
差分输出电压(V _{OD}),小摆幅模式	全	160 200	230	mV
输出偏移电压(Vos),, 小摆幅模式	全	1.15 1.25	1.35	V

1上拉。

2 下拉。



开关规格

除非另有说明, AVDD = 1.8 V、DRVDD = 1.8 V、采样速率=125MSPS、VIN = −1.0dBFS 差分输入、1.0 V 内部基准电压、DCS 使能。

表 4.

参数	温度	最小值	典型值	最大值	单位
时钟输入参数					
时钟输入速率	全			625	MHz
转换速率 1					
DCS 使能	全	20		125	MSPS
DCS 禁用	全	10		125	MSPS
时钟周期-分频模式(t _{CLK})		8			ns
时钟脉宽高电平(t _{CH})					
一分频模式,DCS 使能	全	2.5	4.3	5.7	ns
一分频模式,DCS 禁用	全	3.7	4.2	4.3	ns
二分频至八分频模式		0.85			ns
孔径延时(t _A)	全	1.0			ns
孔径不确定(抖动,t _j)	全	0.07			ps rms
数据输出参数					
CMOS 模式			aaca	71	
数据传播延时(t _{PD})	全	2.9		4.4	ns
DCO 传播延时(t _{DCO}) ²	全	市	酒微电子		ns
DCO 至数据偏斜(t _{SKEW})	全	-0.63	-0.45	0	ns
LVDS 模式					
数据传播延时(t _{PD})	全	2.9			ns
DCO 传播延时(t _{DCO}) ²	全		4.1		ns
DCO 至数据偏斜(t _{SKEW})	全	-0.3	+0.4	+0.7	ns
CMOS 模式流水线延时	全		13		周期
LVDS 模式流水线延时	全		13/13.5		周期
唤醒时间 ³	全		500		μs
超范围恢复时间	全		2		周期

- 1转换速率指分频之后的时钟速率。
- 2 通过 SPI 向寄存器 0x17 的低 4 位配置相应值可以增加额外的 DCO 延迟时间。
- 3 唤醒时间指从掉电模式返回正常工作模式所需的时间。

时序规格



表 5.

参数	条件	限值
同步时序要求		
t _{SSYNC}	SYNC 至 CLK+建立时间的上升沿	0.33 ns,典型值
t _{HSYNC}	SYNC 至 CLK+保持时间的上升沿	0.42 ns,典型值
SPI 时序要求		
t _{DS}	数据与 SCLK 上升沿之间的建立时间	2.2 ns,最小值
t_{DH}	数据与 SCLK 上升沿之间的保持时间	2.2 ns,最小值
t _{CLK}	SCLK 周期	40.3 ns,最小值
t_S	CSB 与 SCLK 之间的建立时间	2.2 ns,最小值
t _H	CSB 与 SCLK 之间的保持时间	2.2 ns,最小值
t _{HIGH}	SCLK 高电平脉冲宽度	10.2 ns,最小值
t _{LOW}	SCLK 低电平脉冲宽度	10.2 ns,最小值
t _{EN_SDIO}	相对于 SCLK 下降沿,SDIO 引脚从输入状态切换到输出状态所需的时间	10.2 ns,最小值
t _{DIS_SDIO}	相对于 SCLK 上升沿,SDIO 引脚从输出状态切换到输入状态所需的时间	10.2 ns,最小值

注:表5数据暂为仿真结果。

时序图




图 2 CMOS 默认输出模式数据输出时序




图 3 LVDS 模式数据输出时序







图 4 SYNC 输入时序要求

引脚配置与功能描述




标注: 封装底部的裸露热焊盘为器件提供模拟地。该焊盘必须与地相连,才能正常工作。

图 5. 并行 CMOS 引脚配置 (顶视图)

表 6.引脚功能描述 (并行 CMOS 模式)

引脚编号	引脚名称	类型	描述
ADC 电源			
10,19,28,37	DRVDD	电源	数字输出驱动器电源 (标称值 1.8 V)
49,50,53,54,59, 60,63,64	AVDD	电源	模拟电源 (标称值 1.8 V)
0	AGND,	地	封装底部的裸露热焊盘为器件提供模拟地。该焊盘必须与地相连。
	裸露焊盘		
ADC 模拟			
51	VIN+A	输入	通道 A 的差分模拟输入引脚(+)
52	VIN-A	輸入	通道 A 的差分模拟输入引脚(-)
62	VIN+B	輸入	通道 B 的差分模拟输入引脚(+)
61	VIN-B	輸入	通道 B 的差分模拟输入引脚(-)
55	VREF	输入/输出	基准电压输入/输出






Se	,				
57 VCM 輸出 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・		56	SENSE	输入	基准电压模式选择
CLK+ 総入 ADC 前時執入(+) CLK・総入 ADC 前時執入(+) CLK・総入 ADC 前時執入(-) DP		58	RBIAS	输入/输出	外部基准偏置电阻
2 CLX- 輸入 ADD 时列科人() 数字除土 (金) 数字除土明原, 仅用于从现底式 数字除土 (金) 数字除土明原, 仅用于从现底式 25 DOA (USB) 给出 通路 A CMOS 输出数据 26 D1A 输出 通路 A CMOS 输出数据 27 D2A 输出 通路 A CMOS 输出数据 30 D4A 输出 通路 A CMOS 输出数据 31 D5A 输出 通路 A CMOS 输出数据 32 D6A 输出 通路 A CMOS 输出数据 33 D7A 输出 通路 A CMOS 输出数据 34 D8A 输出 通路 A CMOS 输出数据 35 D9A 输出 通路 A CMOS 输出数据 36 D110A 输出 通路 A CMOS 输出数据 39 D112A 输出 通路 A CMOS 输出数据 40 D13A 输出 通路 A CMOS 输出数据 41 D14A 输出 通路 A CMOS 输出数据 42 D15A (MSB) 输出 通路 B CMOS 输出数据 4 D0B (USB) 输出 通路 B CMOS 输出数据 5		57	VCM	输出	模拟输入的共模电平偏置输出
数字検出		1	CLK+	输入	ADC 时钟输入(+)
3	L	2	CLK-	输入	ADC 时钟输入(-)
		数字输入			
25	L	3	SYNC	输入	数字同步引脚,仅用于从机模式
26	L	数字输出			
Page		25	D0A (LSB)	输出	通道 A CMOS 输出数据
D3A 報告 通過 A CMOS 輸出数詞		26	D1A	输出	通道 A CMOS 输出数据
D4A 輸出 通過 A CMOS 輸出数据		27	D2A	输出	通道 A CMOS 输出数据
131 D5A 输出 通道 A CMOS 输出数据 32 D6A 输出 通道 A CMOS 输出数据 33 D7A 输出 通道 A CMOS 输出数据 34 D8A 输出 通道 A CMOS 输出数据 35 D9A 输出 通道 A CMOS 输出数据 36 D10A 输出 通道 A CMOS 输出数据 37 D10A 输出 通道 A CMOS 输出数据 38 D11A 输出 通道 A CMOS 输出数据 39 D12A 输出 通道 A CMOS 输出数据 40 D13A 输出 通道 A CMOS 输出数据 41 D14A 输出 通道 A CMOS 输出数据 42 D15A (MSB) 输出 通道 A CMOS 输出数据 42 D15A (MSB) 输出 通道 B CMOS 输出数据 43 ORA 输出 通道 B CMOS 输出数据 5 D1B 输出 通道 B CMOS 输出数据 5 D1B 输出 通道 B CMOS 输出数据 6 D2B 输出 通道 B CMOS 输出数据 9 D5B 输出 通道 B CMOS 输出数据 1 D6B 输出 通道 B CMOS 输出数据		29	D3A	输出	通道 A CMOS 输出数据
Dea 1988		30	D4A	输出	通道 A CMOS 输出数据
33		31	D5A	输出	通道 A CMOS 输出数据
34		32	D6A	输出	通道 A CMOS 输出数据
D9A 输出 通道 A CMOS 输出数据 通道 B CMOS 输出 通道 B CMOS		33	D7A	输出	通道 A CMOS 输出数据
36		34	D8A	输出	通道 A CMOS 输出数据
38		35	D9A	输出	通道 A CMOS 输出数据
19		36	D10A	输出	通道 A CMOS 输出数据
40		38	D11A	输出	通道 A CMOS 输出数据
41		39	D12A	输出	通道 A CMOS 输出数据
A2		40	D13A	输出	通道 A CMOS 输出数据
43		41	D14A	输出	通道 A CMOS 输出数据
4 DOB (LSB) 輸出 通道 B CMOS 输出数据 5 D1B 輸出 通道 B CMOS 输出数据 6 D2B 輸出 通道 B CMOS 输出数据 7 D3B 輸出 通道 B CMOS 输出数据 8 D4B 輸出 通道 B CMOS 输出数据 9 D5B 輸出 通道 B CMOS 输出数据 11 D6B 輸出 通道 B CMOS 输出数据 12 D7B 輸出 通道 B CMOS 输出数据 13 D8B 輸出 通道 B CMOS 输出数据 14 D9B 輸出 通道 B CMOS 输出数据 15 D10B 輸出 通道 B CMOS 输出数据 16 D11B 輸出 通道 B CMOS 输出数据 17 D12B 輸出 通道 B CMOS 输出数据 18 D13B 輸出 通道 B CMOS 输出数据 20 D14B 輸出 通道 B CMOS 输出数据		42	D15A (MSB)	输出	通道 A CMOS 输出数据
5 D1B 输出 通道 B CMOS 输出数据 6 D2B 输出 通道 B CMOS 输出数据 7 D3B 输出 通道 B CMOS 输出数据 8 D4B 输出 通道 B CMOS 输出数据 9 D5B 输出 通道 B CMOS 输出数据 11 D6B 输出 通道 B CMOS 输出数据 12 D7B 输出 通道 B CMOS 输出数据 13 D8B 输出 通道 B CMOS 输出数据 14 D9B 输出 通道 B CMOS 输出数据 15 D10B 输出 通道 B CMOS 输出数据 16 D11B 输出 通道 B CMOS 输出数据 17 D12B 输出 通道 B CMOS 输出数据 18 D13B 输出 通道 B CMOS 输出数据 20 D14B 输出 通道 B CMOS 输出数据		43	ORA	输出	通道 A 超量程输出
6 D2B 输出 通道 B CMOS 输出数据 7 D3B 输出 通道 B CMOS 输出数据 8 D4B 输出 通道 B CMOS 输出数据 9 D5B 输出 通道 B CMOS 输出数据 11 D6B 输出 通道 B CMOS 输出数据 12 D7B 输出 通道 B CMOS 输出数据 13 D8B 输出 通道 B CMOS 输出数据 14 D9B 输出 通道 B CMOS 输出数据 15 D10B 输出 通道 B CMOS 输出数据 16 D11B 输出 通道 B CMOS 输出数据 16 D11B 输出 通道 B CMOS 输出数据 17 D12B 输出 通道 B CMOS 输出数据 18 D13B 输出 通道 B CMOS 输出数据 18 D13B 输出 通道 B CMOS 输出数据 19 D14B 输出 通道 B CMOS 输出数据		4	DOB (LSB)	输出	通道 B CMOS 输出数据
7 D3B 输出 通道 B CMOS 输出数据 8 D4B 输出 通道 B CMOS 输出数据 9 D5B 输出 通道 B CMOS 输出数据 11 D6B 输出 通道 B CMOS 输出数据 12 D7B 输出 通道 B CMOS 输出数据 13 D8B 输出 通道 B CMOS 输出数据 14 D9B 输出 通道 B CMOS 输出数据 15 D10B 输出 通道 B CMOS 输出数据 16 D11B 输出 通道 B CMOS 输出数据 17 D12B 输出 通道 B CMOS 输出数据 18 D13B 输出 通道 B CMOS 输出数据 20 D14B 输出 通道 B CMOS 输出数据		5	D1B	输出	通道 B CMOS 输出数据
8 D4B 输出 通道 B CMOS 输出数据 9 D5B 输出 通道 B CMOS 输出数据 11 D6B 输出 通道 B CMOS 输出数据 12 D7B 输出 通道 B CMOS 输出数据 13 D8B 输出 通道 B CMOS 输出数据 14 D9B 输出 通道 B CMOS 输出数据 15 D10B 输出 通道 B CMOS 输出数据 16 D11B 输出 通道 B CMOS 输出数据 17 D12B 输出 通道 B CMOS 输出数据 18 D13B 输出 通道 B CMOS 输出数据 20 D14B 输出 通道 B CMOS 输出数据		6	D2B	输出	通道 B CMOS 输出数据
9 D5B 輸出 通道 B CMOS 輸出数据 11 D6B 輸出 通道 B CMOS 輸出数据 12 D7B 輸出 通道 B CMOS 輸出数据 13 D8B 輸出 通道 B CMOS 輸出数据 14 D9B 輸出 通道 B CMOS 輸出数据 15 D10B 輸出 通道 B CMOS 輸出数据 16 D11B 輸出 通道 B CMOS 輸出数据 17 D12B 輸出 通道 B CMOS 輸出数据 18 D13B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据		7	D3B	输出	通道 B CMOS 输出数据
11 D6B 輸出 通道 B CMOS 輸出数据 12 D7B 輸出 通道 B CMOS 輸出数据 13 D8B 輸出 通道 B CMOS 輸出数据 14 D9B 輸出 通道 B CMOS 輸出数据 15 D10B 輸出 通道 B CMOS 輸出数据 16 D11B 輸出 通道 B CMOS 輸出数据 17 D12B 輸出 通道 B CMOS 輸出数据 18 D13B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据		8	D4B	输出	通道 B CMOS 输出数据
12 D7B 輸出 通道 B CMOS 輸出数据 13 D8B 輸出 通道 B CMOS 輸出数据 14 D9B 輸出 通道 B CMOS 輸出数据 15 D10B 輸出 通道 B CMOS 輸出数据 16 D11B 輸出 通道 B CMOS 輸出数据 17 D12B 輸出 通道 B CMOS 輸出数据 18 D13B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据		9	D5B	输出	通道 B CMOS 输出数据
13 D8B 輸出 通道 B CMOS 輸出数据 14 D9B 輸出 通道 B CMOS 輸出数据 15 D10B 輸出 通道 B CMOS 輸出数据 16 D11B 輸出 通道 B CMOS 輸出数据 17 D12B 輸出 通道 B CMOS 輸出数据 18 D13B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据		11	D6B	输出	通道 B CMOS 输出数据
14 D9B 輸出 通道 B CMOS 輸出数据 15 D10B 輸出 通道 B CMOS 輸出数据 16 D11B 輸出 通道 B CMOS 輸出数据 17 D12B 輸出 通道 B CMOS 輸出数据 18 D13B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据		12	D7B	输出	通道 B CMOS 输出数据
15 D10B 輸出 通道 B CMOS 輸出数据 16 D11B 輸出 通道 B CMOS 輸出数据 17 D12B 輸出 通道 B CMOS 輸出数据 18 D13B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据		13	D8B	输出	通道 B CMOS 输出数据
16 D11B 輸出 通道 B CMOS 輸出数据 17 D12B 輸出 通道 B CMOS 輸出数据 18 D13B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据		14	D9B	输出	通道 B CMOS 输出数据
17 D12B 輸出 通道 B CMOS 輸出数据 18 D13B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据		15	D10B	输出	通道 B CMOS 输出数据
18 D13B 輸出 通道 B CMOS 輸出数据 20 D14B 輸出 通道 B CMOS 輸出数据		16	D11B	输出	通道 B CMOS 输出数据
20		17	D12B	输出	通道 B CMOS 输出数据
		18	D13B	输出	通道 B CMOS 输出数据
21 D15B (MSB) 輸出 通道 B CMOS 輸出数据		20	D14B	输出	通道 B CMOS 输出数据
		21	D15B (MSB)	输出	通道 B CMOS 输出数据



22	ORB	输出	通道 B 超量程输出
24	DCOA	輸出	通道 A 数据时钟输出
23	DCOB	輸出	通道 B 数据时钟输出
SPI 控制			
45	SCLK/DFS	输入	在外部引脚模式下,SPI 串行时钟/数据格式选择引脚
44	SDIO/DCS	输入/输出	在外部引脚模式下, SPI 串行数据输入/输出/占空比稳定器引脚
46	CSB	輸入	SPI 片选(低电平有效)
ADC 配置			
47	OEB	输入	在外部引脚模式下,输出使能输入(低电平有效)引脚
48	PDWN	输入	在外部引脚模式下,掉电输入引脚。在 SPI 模式下,可以配置为掉电或待机引脚




标注: 封装底部的裸露热焊盘为器件提供模拟地。该焊盘必须与地相连,才能正常工作。

图 6. 交错并行 LVDS 引脚配置 (顶视图)

表 7. 引脚功能描述 (交错并行 LVDS 模式)

引脚编号	引脚名称	类型	描述
ADC 电源			
10,19,28,37	DRVDD	电源	数字输出驱动器电源 (标称值 1.8 V)
49,50,53,54,59, 60,63,64	AVDD	电源	模拟电源 (标称值 1.8 V)
0	AGND,	地	封装底部的裸露热焊盘为器件提供模拟地。该焊盘必须与地相连。
	裸露焊盘		
ADC 模拟			
51	VIN+A	输入	通道 A 的差分模拟输入引脚(+)





	52	VIN-A	输入	通道 A 的差分模拟输入引脚(-)
	62	VIN+B	输入	通道 B 的差分模拟输入引脚(+)
	61	VIN-B	输入	通道 B 的差分模拟输入引脚(-)
	55	VREF	输入/输出	基准电压输入/输出
	56	SENSE	输入	基准电压模式选择
	58	RBIAS	输入/输出	外部基准偏置电阻
	57	VCM	输出	模拟输入的共模电平偏置输出
	1	CLK+	输入	ADC 时钟输入(+)
	2	CLK-	输入	ADC 时钟输入(-)
ſ	数字输入			
ſ	3	SYNC	输入	数字同步引脚,仅用于从机模式
I	数字输出			
ľ	5	D0+ (LSB)	输出	通道 A/通道 B LVDS 输出数据 0(+)
	4	D0- (LSB)	输出	通道 A/通道 B LVDS 輸出数据 0(-)
	7	D1+	输出	通道 A/通道 B LVDS 输出数据 1(+)
	6	D1-	输出	通道 A/通道 B LVDS 输出数据 1(-)
	9	D2+	输出	通道 A/通道 B LVDS 輸出数据 2(+)
	8	D2-	输出	通道 A/通道 B LVDS 輸出数据 2(-)
	12	D3+	输出	通道 A/通道 B LVDS 输出数据 3(+)
	11	D3-	输出	通道 A/通道 B LVDS 輸出数据 3(-)
	14	D4+	输出	通道 A/通道 B LVDS 輸出数据 4(+)
	13	D4-	输出	通道 A/通道 B LVDS 輸出数据 4(-)
	16	D5+	输出	通道 A/通道 B LVDS 輸出数据 5(+)
	15	D5-	输出	通道 A/通道 B LVDS 輸出数据 5(-)
	18	D6+	输出	通道 A/通道 B LVDS 輸出数据 6(+)
	17	D6-	输出	通道 A/通道 B LVDS 输出数据 6(-)
	21	D7+	输出	通道 A/通道 B LVDS 输出数据 7(+)
	20	D7-	输出	通道 A/通道 B LVDS 輸出数据 7(-)
	23	D8+	输出	通道 A/通道 B LVDS 輸出数据 8(+)
	22	D8-	输出	通道 A/通道 B LVDS 输出数据 8(-)
	27	D9+	输出	通道 A/通道 B LVDS 输出数据 9(+)
	26	D9-	输出	通道 A/通道 B LVDS 输出数据 9(-)
	30	D10+	输出	通道 A/通道 B LVDS 输出数据 10(+)
	29	D10-	输出	通道 A/通道 B LVDS 輸出数据 10(-)
	32	D11+	输出	通道 A/通道 B LVDS 输出数据 11(+)
	31	D11-	输出	通道 A/通道 B LVDS 输出数据 11(-)
	34	D12+	输出	通道 A/通道 B LVDS 输出数据 12(+)
	33	D12-	输出	通道 A/通道 B LVDS 输出数据 12(-)
	36	D13+	输出	通道 A/通道 B LVDS 输出数据 13(+)
	35	D13-	输出	通道 A/通道 B LVDS 输出数据 13(-)
	39	D14+	输出	通道 A/通道 B LVDS 输出数据 14(+)



i	ı	ı						
38	D14-	输出	通道 A/通道 B LVDS 輸出数据 14(-)					
41	D15+ (MSB)	输出	通道 A/通道 B LVDS 输出数据 15(+)					
40	D15- (MSB)	输出	通道 A/通道 B LVDS 输出数据 15(-)					
43	OR+	输出	通道 A/通道 B LVDS 超量程输出 16(+)					
42	OR-	输出	通道 A/通道 B LVDS 超量程输出 16(-)					
25	DCO+	输出	通道 A/通道 B LVDS 数据时钟输出					
24	DCO-	输出	通道 A/通道 B LVDS 数据时钟输出					
SPI 控制								
45	SCLK/DFS	输入	在外部引脚模式下,SPI 串行时钟/数据格式选择引脚					
			E7 H2184 12-01 / - 1 113 83 71 / 2011 11-023 7-3 184					
44	SDIO/DCS	输入/输出	在外部引脚模式下,SPI 串行数据输入/输出/占空比稳定器引脚					
44 46	SDIO/DCS CSB	输入/输出						
1 "	,	1,112	在外部引脚模式下,SPI 串行数据输入/输出/占空比稳定器引脚					
46	,	1,112	在外部引脚模式下,SPI 串行数据输入/输出/占空比稳定器引脚					

典型性能

如无特别说明,测试条件为: AVDD=1.8V, DRVDD=1.8V, 采样率 125MSPS, 2Vp-p 差分输入,

VIN=-1dBFS, $T_A=25^{\circ}C$.




图 7 fin=30MHz 的单音 FFT




图 8 fin=70MHz 的单音 FFT






图 9 fin=140MHz 的单音 FFT




图 11 SFDR、SNR 与输入频率的关系




图 13 在 Dither 开启和关闭时,SFDR、SNR 与输入信号幅度的关系(fin=70MHz)

应用说明




图 10 fin=200MHz 的单音 FFT




图 12 SFDR、SNR 与输入信号幅度的关系(fin=70MHz, Dither Off)

芯佰微电子



输入共模

ADC 模拟输入端无内部直流偏置,在交流耦合应用中用户需提供外部偏置。偏置电压可以来自芯片自身的 VCM 引脚,也可以自主设置,只要满足 VCM = $0.5 \times \text{AVDD}$ (或 0.9 V)。通过 VCM 引脚提供模拟输入共模电压(典型值为 $0.5 \times \text{AVDD}$)时,必须和一个 $0.1 \mu \text{F}$ 的到地电容连接(图 13、图 14),该电容同时起到稳定芯片内部电路和去耦的作用。如果是自主设置,也建议作同样处理。

差分输入配置

有两种输入配置: 1.使用的输入配置是差分变压器耦合,如图 13的示例。为实现模拟输入偏置,须将 VCM 电压连接到至变压器次级绕组的中心抽头处。2.使用的输入配置是差分双巴伦耦合,见图 14。在这种配置中,输入交流耦合,共模电平通过一个 33Ω电阻提供给各输入。这些电阻补偿输入巴伦的损耗,向驱动器提供 50Ω阻抗。表 8 列出了设置 RC 网络的建议值。




图 13 差分变压器耦合输入配置

图 14 差分双巴伦耦合输入配置

表 8. RC 网络示例

频率范围 (MHz)	串联电阻 R1 (Ω)	差分电容 C1 (pF)	串联电阻 R2 (Ω)	并联电容 C2 (pF)
0 到 100	10~33	5	15	15
100 到 200	10	5	10	10

基准电压连接

CBM92AD68 基准电压的有多种配置模式(见表 10)。第一种模式: SENSE 引脚接地(图 15),此时 VREF为 1.0 V(相当于 2.0Vp-p 满量程输入)。该条件下还可以通过 SPI 端口调整满量程值,如表 9 所示。第二种模式: 芯片与一个外部电阻分压器相连如图 16,此时 VREF=0.5*(1+R2/R1)。通过调节 R2 和 R1 的比值可以改变 VREF,R2/R1 比值范围为 0.5~1。第三种模式: SENSE 引脚接 AVDD,见图 17。此时芯片本身不产生有效的 VREF 电压,需要从外部接入。

无论使用以上何种模式, ADC 的电压输入范围始终是基准电压引脚(VREF)电压的两倍。




图 15 SENSE 引脚接地模式 (VREF 内部配置模式)




图 16 外接电阻串模式 (VREF 外部配置模式)






图 17 SENSE 引脚接 AVDD 模式 (VREF 需外

表 9. VREF 寄存器配置

寄存器地址	寄存器名	Bit7	Bit6	Bit5~Bi t0	默认值 (16 进制)	
0x18	VREF 选择	00 禁用 01=1.5V	р-р	禁用	охсо	
		10=1.75\ 11=2V p	• •			

表 10. 基准电压配置总汇

所选模式	SENSE 电压	相应的 VREF (V)	相 应 的 差 分 范 围 (Vp-p)		
外部基准电压	AVDD	N/A	2*外部基准电压		
可编程基准电压	0.2 到 VREF	0.5*(1+R2/R1)	2*VREF		
内部固定基准电压	AGND到0.2V	1.0	2.0		

时钟输入

COREBAI

CMOS、LVDS、LVPECL 或正弦波信号均可作为 CBM92AD68 时钟输入信号。CLK+和 CLK-引脚有内部偏置,无需外部偏置。图 18 和图 19 显示两种为 CBM92AD68 提供时钟信号的首选方案(时钟速率可达 625 MHz)。利用射频巴伦或射频变压器,可将低抖动时钟源的单端信号转换成差分信号。对于 625 MHz 的时钟频率,采用射频巴伦配置;对于 10 MHz 至 200 MHz 的时钟频率,采用射频变压器配置。跨接在变压器/巴伦次级上的背对背肖特基二极管可以将输入到 CBM92AD68 中的时钟信号限制为约差分 0.8V 峰峰值。




图 18 变压器配置的时钟输入




图 19 巴伦配置的时钟



寄存器列表:

地址	寄存器名称	Bit 7(MSB)	Bit 6	Bit 5	Bit 1	Bit 3	Bit 2	Bit 1	Bit O(LSB)	默认值(16进制)	读写属性
0x00	spi配置(全局)	0	LSB优先	禁用	1		禁用	LSB优先	0	0x18	R/W
10x0	芯片 ID(全局)		41.00	LE 13164169	8位芯片ID			11111		0x32	R
0x02	速度等级(全局)	禁川	禁川	C-production to the control of the c	01-125MSPS	禁川	禁川	禁川	禁川	0x10	R
0x05 0xFF	通路选择 传输寄存器	禁用	禁用	禁用	禁用禁用	禁用	禁川	通道B 禁用	通道A 1−传输开始	0x03 0x00	R/W W
0x08	功耗模式(局部)	1	禁用	设置芯片 PWDN引脚 功能: 0=掉电 1=待机	禁用	禁用	禁用	内部设置以 00=正常工作 01=完全掉。 10=待机 11=正常工作)耗模式: 作: 也 作	0x80	R/W
0x09	全局时钟 (全局)	禁用	禁用	禁用	禁用	禁用	禁用	禁用	时钟古空比 稳定使能: 1-开 0-关	0x01	R/W
0x0B	时钟分類(全局)	禁用	禁用	禁用	禁用	禁用	时钟分频比: 000-不分频 001-2分频 010-3分频 011-4分频 100-5分频 101-6分频 110-7分频 111-8分频			0x00	R/₩
0x0D	测试模式(局部)	禁用	禁用	复位PN长 序列	复位PY短序 列	禁用	输出测试模式设置: 000-英 010-正向满幅信号输入 011-负向满幅信号输入 101-P以序序列 110-PX短序列 111-0/1交替信号		0x00	R/W	
0x0E	BIST使能(全局)	禁川	禁川	禁川	禁川	禁川	复位 BIST 序列	禁川	BIST使能: 1-开 0-关	0x04	R/W
0x0F	ADC输入(全局)	禁用	禁用	禁用	禁用	禁用	禁用	禁用	共模伺服使 能	0×00	R/W
0x10	失调调整 (局部)		失	调校准范围	」 月+127到−128I	LSB (T.	进制补码形式	0	ij dr	0x00	R/W
0x14	输出模式	驱动能力 (全局): 1-AASI LVDS 0=LVDS减小 摆幅	输出类型 (全 局): 0=CMOS 1-LVDS	CMOS输出 交错(全 局)	输出使能 (局部): 1=开 0-美	禁用	输出反向 (局 部): 1=开 0-关	输出比特格部): 00-二进制 01=补码 10-格雷码	太 (局	0x00	R/W
0x16	时钟相位控制 (全局)	DCO输入时钟 反向: L-开 0-关	禁用	禁用	禁用	禁用	时钟分频器相位调整参数: 000-无延时 001-1时钟周期 010-2时钟周期 011-3时钟周期 011-3时钟周期		数:	0x00	R/W
0x17	DCO輸出延时 (全局)	禁用	禁用	禁用	111-7时钟周期 111-7时钟周期 111-7时钟周期 11-7时钟周期 11-7时间 1					0x00	R/₩
0x18	VREF选择(全局)	参考电压设置 00=1.25Vpp 01=1.5Vpp 10-1.75Vpp 11-2.0Vpp	İ	禁用	禁川	禁用	禁用	禁用	禁川	0xC0	R/W
0x24	BIST签名LSB(局部)				BIST签名					0x00	R
0x25	BIST签名MSB(局部				BIST签名 dither使	19:81				0x00	R
0x30	dither使能(局部)	禁川	禁川	禁川	能: 1-开 0-关	禁川	禁川	禁川	禁川	0x00	R/W
0x100	同步控制(全局)	禁用	禁用	禁用	禁用	然用	单次/多次 同步选 择: 1-单次同 步 0-连续同 步	时钟分频 器同步使 能: 1-开 0-关	同步模块使 能: 1-同步开 0-阿步关	0x00	R/W



注: 寄存器 0x08 至 0x18 以及 0x30 寄存器是有备份的, 当用户写入希望配置的值时只是写入到备份寄存器中, 并不影响芯片当前的正常工作。只有用户另外配置"传输寄存器" (即向 0xFF 写入 0x01) 备份寄存器的值才会真正写入到对应寄存器中。

封装外形尺寸




图 20 CBM92AD68 封装外形尺寸图 标注:以上尺寸单位为 mm