

安路科技器件选型手册

2020年6月



ELF Family

器件特性

	器件工艺	130nm flash低功耗工艺 可支持快速上电工作(<i ms)<br="">静态功耗< 2mA</i>
	CPLD可配置逻辑	4输入查找表和DFF结构,可实现丰富的逻辑功能和分布式RAM
ELF1	时钟资源	8个全局时钟、PLL、IOCLK
	IO资源	支持多种不同的单端和差分标准 IO支持热插拔
	存储与安全	内嵌Flash、Dual Boot、OTP位流保护、DNA
	加载	JTAG、eFLASH自加载、MSPI
	器件工艺	55nm 低功耗工艺
	CPLD可配置逻辑	优化的LUT4/LUT5组合设计 双端口分布式存储器式RAM 专用的FIFO控制逻辑
	时钟资源	16个全局时钟、PLL、IOCLK
ELF2/3	IO资源	支持多种不同的单端和差分标准 LVDS差分速度达1Gbps以上 输入输出DDR寄存器 MIPI IO支持热插拔
	硬核资源	2 Lane AST
	存储与安全	内嵌Flash、DNA
	加载	JTAG、MSPI、SS、SP、MP

ELF Family

		EF1	系列			EF2系列				EF3系列	
	型号	ELF300	ELF650	EF2L15	EF2L25	EF2L45	EF2M45	EF2S45	EF3L15	EF3L40	EF3L90
Logic Resources	LUT	336	688	1520	2520	4480	4480	4480	1520	4800	9280
逻辑资源	DFF	336	688	1520	2520	4480	4480	4480	1520	4800	9280
	分布式 RAM(Kb)	2	7	12	20	35	35	35	12	38	74
	9K			6	9	12	12	12	12	15	30
BRAM	32K			3	4	6	6	6			
	128K			1	1	1	1	1			
	256K			1	1	1	1	1			
	Total Bram			534	593	684	684	684	108	135	270
BANK		4	4	4/6	4/6	4/6	4	4	6	6	6
DSP				8	12	15	15	15	8	8	16
GCLK		8	8	16	16	16	16	16	16	16	16
PLL				1	1	1	1	1	1	2	2
	单端				LVCN	IOS、LVTTL、	PCI (1.2~3	.3V) 、PCI			
	热插拔						支持				
接口	差分	Emulat	ed LVDS			LVDS、	Bus-LVDS、I	MLVDS、RSD	S、LVPECL		
	MIPI			支持	支持	支持	支持	支持	-		
	AST	-	-	支持	支持	支持	支持	支持	-	-	-
内嵌FLASH	l (Mb)	-	-	4	4	4	4	4	4	8	8
内嵌PSRAI	M (Mb)							64			
位流大小	(Byte)	14,401	14,401	162,365	162,365	162,365	162,365	162,365	162,365	311,296	311,296
MCU							M3				

ELF Family

		•										
			EF1	.系列			EF2系列				EF3系列	
		型号	ELF300	ELF650	EF2L15	EF2L25	EF2L45	EF2M45	EF2S45	EF3L15	EF3L40	EF3L90
Max User Singl	e-End IO Nun	n.	84	120	207	207	207	114	57	207	280	336
Max Difference	e IO Num.		10	12	95	95	95	49	17	100	140	168
Package	Body Area (mm)	Ball Pitch (mm)		Total User IO/ True LVDS IO: Emulated LVDS IO,Speed Grade								
TQFP-44	-	-	31/0:3	-								
TQFP-100	-	-	1A: 84/0:8 1L: 84/0:11	1A: 84/0:8 1L: 84/0:11								
TQFP-144	-	-	120/0:15									
XWFN-42	4.2x4.2	0.35				29/10:1						
LQFP-48	10x10	0.5						36/6:9				
BGA-81	4.2x4.2	0.4							56/(15+8)			
LQFP-100	14x14	0.5			81/15:17							
LQFP-144	20x20	0.5			114/ 24:25		114/ 24:25	114/ 24:25				
fpBGA-256	17x17	1			207/ 31:64,I	207/ 31:64	207/31: 64,I					
caBGA-256	14x14	0.8								207/ 31:64		
caBGA-324	15x15	0.8									280/ 35:105	
caBGA-332	17x17	0.8									280/ 34:106	
caBGA-400	17x17	0.8									-	336/ 41:127

备注:

- 1. 每个封装对应管脚数目里,表示方式为: 总的用户单端数目/真差分数目:伪差分数目。
- 2. 在引脚数量对应的封装里,如标识I,表示该封装同时具有工业I级和商业级C,如未标明I的表示是目前只有商业级C。

AL3 Family • EG4 Family

器件特性

	器件工艺	65nm 低功耗工艺、静态功耗低至4mA
	CPLD可配置逻辑	优化的LUT4/LUT5组合设计 双端口分布式存储器式RAM 专用的FIFO控制逻辑
	时钟资源	16个全局时钟、PLL
AL3	IO资源	支持多种不同的单端和差分标准 输入输出DDR寄存器 IO支持热插拔 LVDS差分速度达1Gbps以上
	嵌入式乘法器	M18x18,优化级联结构
	存储与安全	内嵌Flash、DNA 、SDR SDRAM 64Mb SIP
	加载	JTAG、MSPI、SS、SP、MP
	市场应用	通信、工业控制、商业显示、服务器市场
	器件工艺	55nm 低功耗工艺、静态功耗低至4mA
	CPLD可配置逻辑	优化的LUT4/LUT5组合设计 双端口分布式存储器式RAM 专用的FIFO控制逻辑
	时钟资源	16个全局时钟、PLL、IOCLK
EG4	IO资源	支持多种不同的单端和差分标准 输入输出DDR寄存器 IO支持热插拔 LVDS差分速度达1Gbps以上
	嵌入式乘法器	M18x18,优化级联结构
	存储与安全	内嵌Flash、DNA 、SDR SDRAM 64Mb SIP/ DDR SDRAM 128Mb
	加载	JTAG、MSPI、SS、SP、MP
	市场应用	通信、工业控制、商业显示、服务器市场

AL3 Family • EG4 Family

		AL3	系列		EG4	系列				
	型号	AL3A10	AL3S10	EG4A20	EG4X20	EG4S20	EG4D20			
Logic Resources	LUT	8640	8640	19600	19600	19600	19600			
逻辑资源	DFF	8640	8640	19600	19600	19600	19600			
	分布式RAM(Kb)	69	69	156	156	156	156			
BRAM资源	9K	48	48	64	64	64	64			
	32K	2	2	16	16	16	16			
	Total Bram(Kb)	496	496	1088	1088	1088	1088			
DSP		3	3	29	29	29	29			
GCLK		16	16	16	16	16	16			
PLL		2	2	3/4	4	3/4	4			
	热插拔			支	持					
	单端	SSTL 、HSTL								
接口	<u>→</u> >/	LVCMOS、LVTTL、PCI (1.2~3.3V), PCI								
	差分	Bus-LVDS			-					
			L	VDS、MLVDS、	RSDS、 LVPECL					
ADC				1	1	1	1			
BANK资源		8	8	8	4	4/8	8			
内嵌SDR SDRAM (Mb)			64			64				
内嵌DDR SDRAM (Mb)							128			
位流大小 (Byte)		285,317	285,317	629,576	629,576	629,576	629,576			

AL3 Family • EG4 Family

			AL3	系列	EG4系列					
型号		AL3A10	AL3S10	EG4A20	EG4X20	EG4S20	EG4D20			
Max User S	ingle-End IO I	Num.	184	111	196	193	193	135		
Max Differ	ence IO Num.		93	40	-	-	-	-		
Package	Body Area (mm)	Ball Pitch (mm)		Total User IO/ True LVDS IO:Emulated LVDS IO						
QFN88	10x10	0.4	60/8:7	60/8:7	71/7:7		71/7:7,1			
LQFP144	20x20	0.5	91/12:19	-						
LQFP144	18x18	0.4		111/24:18				-		
LQFP176	20x20	0.4						135/23:24,1		
BGA256	17x17	1.0	184/45:48,1		193/53:36	193/53:36	193/42:44,1			
CSG324	15x15	0.8					215/104			

备注:

- 1. 引脚数量对应的封装里,如标识I,表示该封装同时具有工业I级和商业级C,如未标明I的表示是目前只有商业级C。
- 2. 每个封装对应管脚数目里,表示方式为: 总的用户单端数目/真差分数目:伪差分数目。

PH1 Family

		· · · · · · · · · · · · · · · · · · ·
	器件工艺	28nm HPC+工艺
	CPLD可配置逻辑	自主高效的双LUT5混合结构支持独立的双LUT4功能 双端口分布式存储器RAM 专用移位寄存器/锁存器
	时钟资源	32个全局时钟、PLL、IOCLK
	IO资源	支持多种不同的单端和差分标准 输入输出DDR寄存器 IO支持热插拔
PH1	SERDES	多达 8 通道的高速串行收发器 通道支持从 1.2Gbps 到 6.25Gbps 的速率 集成一个 PCI Express 的 硬 核 , 支持 Gen1/2/3,支持 X1 和 X2 模式 支持 CPRI、SGMII、JESD204B、SRIO、XAUI、RXAUI、1000BASE-KX、10GBASE- KX4、CEI 等多种协议
	PCI Express	支持Gen1/2/3, 支持X1和X2模式
	存储与安全	DNA
	加载	MPSI、SS、MS、SPI、MP、SP、JTAG
	市场应用	通信、医疗、工业、消费电子、视频

PH1 Family

	逻辑资	源	Dis-RAM		ERAM	DSP	PLL	SERDES	MAX user IO		接口		BANK
型号	LUT	DFF	(bits)	20K	Total(Kbits)					热插拔	单端	差分	
PH1	127872	142080	1740800	280	5600	212	12	8	400	支持	LVCMOS LVTTL	LVDS LVPECL	10

		Package			Serdes		I/O		
型号	Туре	Size	Pitch	Channels	Max Data rate (Gbps)	PCI Express 硬核	HRB	HRE	Total
D114 A 4 0 0	GCG324	15x15	0.8	-	-	-	-	210	210
PH1A100	SFG676	27x27	1.0	8	6.25	Gen3 x 2	12	300	312

Device Ordering Infermation



参考

DS100 AL3 Datasheet, DS101 AL3S10 Datasheet

DS200 ELF Datasheet

DS300 Eagle Datasheet

DS301 EG4S20 Datasheet, DS302 EG4D20 Datasheet

DS400_ELF2_Datasheet

DS500 ELF3L15 Datasheet, DS600 ELF3 Datasheet

DS700_PH1_Datasheet

版权所有©2020 上海安路信息科技有限公司

未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外,安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,安路科技保留修改文档中任何内容的权利,恕不另行通知。安路科技不承诺对这些文档进行适时的更新。