

概述

- 内核
 - 32-bit Cortex-M0
 - 最高主频 32MHz
 - 单周期乘法器 (32bit*32bit=32bit)
 - 串行调试接口 SWD
- 存储
 - 256 Kbyte 的 FLASH
 - 16 Kbyte 的 SRAM
- 电源及系统复位
 - 工作电压范围为 2.4V~5.5V
 - 集成上电复位、软件复位、看门狗复位、外部复位
 - 集成 32 档低压检测电路
- 时钟
 - 可外接 4~32MHz 晶振
 - 内置 8/16/24/32MHz 高频时钟
 - 内置 32KHz 低频时钟，可供看门狗使用
- 低功耗
 - 典型运行功耗 150uA/MHz
 - 低速模式<200uA (CPU 工作在 32KHz)
 - sleep 模式<100uA (32KRC 振荡器工作；CPU 时钟屏蔽；SRAM 保持)
- 12bit SAR-ADC
 - 8 个输入通道
 - 支持单端或差分采样
 - 2Msps 采样速率
 - 单次转换或连续转换
- DMA
 - 8 个可配置请求通道
- 高级定时器
 - 4 个请求优先级权限设置
 - 支持 RAM 到 FLASH，FLASH 到 RAM
 - 支持外设 SPI、I2C、UART、ADC、CRC、TIMER
- 通用定时器
 - 16bit 自动重载计数器
 - 4 个独立通道可用于输入捕捉、输出比较、PWM、单脉冲输出
 - 6 路（或 3 对）可编程死区插入的互补 PWM 输出，用于电机驱动
 - 支持与其他定时器级联
 - 支持刹车信号
- 低功耗定时器
 - 32 bit 递增计数器
 - 时钟源多样性可选：LSRC、APBCLK、ADC 转换完成信号、外部输入
 - 支持比较/捕捉寄存器、连续/单触发模式、PWM 输出
- 2 路基本定时器，带蜂鸣器驱动输出
- 通信接口
 - 2 路独立 I2C（最高可达到 1Mb/s）
 - 4 路独立 UART 模块
 - 2 路 SPI
- 内置 12 COM x 16 SEG LED 驱动
 - 1/1~1/12 占空比电压驱动方式



- 支持共阴/共阳模式切换
- 支持闪烁模式
- 内置 CRC 计算单元
- 支持任意多项式
- 支持 8bit/16bit/32bit 数据单元
- 128 bit 芯片唯一标识码
- 封装: LQFP32、LQFP44、LQFP64

PRELIMINARY

目录

概述.....	1
目录.....	3
产品说明.....	7
资源列表.....	8
管脚分配.....	9
管脚分配图.....	9
MR88F001DI/064PT 管脚分配图(LQFP64).....	9
MR88F001DI/044PT 管脚分配图(LQFP44).....	10
MR88F001DI/032PT 管脚分配图(LQFP32).....	11
管脚定义列表.....	12
数字功能复用列表.....	15
管脚描述.....	17
系统框图.....	19
外设资源.....	20
存储架构.....	20
SRAM.....	22
Flash.....	22
CRC.....	23
概述.....	23
中断系统.....	24

概述	24
外部中断 EXTI	26
概述	26
电源管理	27
电源	27
电压检测(VD)与低压复位	28
时钟管理	29
概述	29
时钟树	30
复位管理	31
概述	31
启动区域交换	32
概述	32
DMA	33
概述	33
DMA 通道映射	34
高级定时器	36
概述	36
通用定时器	38
概述	38
低功耗定时器	40
概述	40

基本定时器	41
概述	41
I2C	42
概述	42
UART	43
概述	43
SPI	44
概述	44
GPIO	46
概述	46
LED 驱动	47
概述	47
LED 结构框图	47
ADC	48
概述	48
ADC 结构框图	48
调试接口 SWD	49
概述	49
128 bit 芯片唯一标识码	50
概述	50
极限参数	51
电气参数（除非特指，典型值在 25°C 下获取）	52

工作电压及电流	52
IO 特性.....	54
芯片上下电速率	55
上电复位及电压检测	56
时钟特性	59
ADC 特性.....	60
FLASH 特性	62
ESD/latchup 特性.....	63
封装图纸.....	64
LQFP64 封装信息	64
LQFP44 封装信息	65
LQFP32 封装信息.....	66
典型应用图.....	67
修改记录	68

产品说明




图 1 命名规则

资源列表

表格 1 资源列表

外设	LQFP32	LQFP44	LQFP64
Flash	256 Kbytes	256 Kbytes	256 Kbytes
SRAM	16 Kbytes	16 Kbytes	16 Kbytes
高级定时器	1	1	1
通用定时器	4	4	4
低功耗定时器	1	1	1
SPI	1	2	2
I2C	1	1	2
UART	3	4	4
蜂鸣器	2	2	2
GPIO	29	41	59
ADC 通道数	7	9	9
LED 驱动	0	3COM x 7 SEG	7COM x 11 SEG
外部中断	16	16	16
DMA 通道	8	8	8
CPU 主频	32MHz	32MHz	32MHz
工作电压	2.4~5.5V	2.4~5.5V	2.4~5.5V

管脚分配

管脚分配图

MR88F001DI/064PT 管脚分配图(LQFP64)




图 2 MR88F001DI/064PT 管脚分配图 (LQFP64)

MR88F001DI/044PT 管脚分配图(LQFP44)




图 3 MR88F001DI/044PT 管脚分配图 (LQFP44)

MR88F001DI/032PT 管脚分配图(LQFP32)




图 4 MR88F001DI/032PT 管脚分配图 (LQFP32)

管脚定义列表

表格 2 芯片管脚定义

LQFP32	LQFP44	LQFP64	管脚名	管脚类型	默认功能 ⁽¹⁾	复用功能
		1	PD4	I/O ⁽²⁾	PD4	SPI0_MISO
		2	PD5	I/O	PD5	SPI0_MOSI
		3	PA15	I/O	PA15	SEG10
	1	4	PD6	I/O	PD6	BEEP1/GTIM0_CH
1	2	5	PD8	I/O	SWDIO	PD8
2	3	6	PD7	I/O	SWCLK	PD7
3	4	7	PA13	I/O	PA13	UART0_RX
	5	8	PA14	I/O	PA14	UART0_TX
	6	9	PA0	I/O	PA0	COM6
4	7	10	PA9	I/O	PA9	XTHOUT
5	8	11	PA10	I/O	PA10	XTHIN
6	9	12	REGC	P ⁽³⁾	REGC	
		13	EVSS0	P	EVSS0	
7	10	14	VSS	P	VSS	
8	11	15	VDD	P	VDD	
		16	EVDD0	P	EVDD0	
9	12	17	PA11	I/O	PA11	SCL0
10	13	18	PA12	I/O	PA12	SDA0
11	14	19	PB0	I/O	PB0	UART1_RX
	15	20	PB1	I/O	PB1	UART1_TX
12		21	PB2	I/O	PB2	SEG3/ATIM_CH1N
		22	PB3	I/O	PB3	ATIM_CH2N/UART2_TX
13	16	23	PB4	I/O	PB4	ATIM_CH1/UART2_RX
14	17	24	PB5	I/O	PB5	SEG4/SPI1_SCK
15	18	25	PB6	I/O	PB6	SEG5/SPI1_MISO

LQFP32	LQFP44	LQFP64	管脚名	管脚类型	默认功能 ⁽¹⁾	复用功能
16	19	26	PB7	I/O	PB7	SEG6/SPI1_MOSI
	20	27	PB8	I/O	PB8	SPI1_SSN/ATIM_CH3N
		28	PB9	I/O	PB9	SDA1
		29	PB10	I/O	PB10	SCL1
		30	PB11	I/O	PB11	GTIM1_CH
		31	PB12	I/O	PB12	ATIM_CH2
	21	32	PB13	I/O	PB13	SEG7/SCL0
	22	33	PB14	I/O	PB14	SEG8/SDA0
	23	34	PB15	I/O	PB15	UART2_RX
		35	PD14	I/O	PD14	UART2_TX
17	24	36	PC0	I/O	PC0	BEEP0/GTIM2_CH
		37	PC1	I/O	PC1	SEG1
		38	PC2	I/O	PC2	LPT32_ETR/SEG2
18	25	39	PC3	I/O	PC3	UART2_TX/GTIM3_CH
19	26	40	PC4	I/O	PC4	UART2_RX/BEEP0
		41	PC5	I/O	PC5	GTIM0_CH
20	27	42	PC6	I/O	PC6	LPT32_CH2/UART3_RX
21	28	43	PC7	I/O	PC7	BEEP1/UART3_TX
22	29	44	PC8	I/O	PC8	UART0_TX/ATIM_CH2
23	30	45	PC9	I/O	PC9	UART0_RX/ATIM_CH3
24	31	46	PC10	I/O	PC10	BRK1/ATIM_CH4
	32	47	PC11	I/O	PC11	
		48	PC12	I/O	PC12	
25	33	49	PD9	I/O	PD9	
26	34	50	PD10	I/O	PD10	ADC_IN1
27	35	51	PD11	I/O	PD11	ADC_IN2/BRK2
28	36	52	PD12	I/O	PD12	ADC_IN3
29	37	53	PD13	I/O	PD13	ADC_IN4/SEG9

LQFP32	LQFP44	LQFP64	管脚名	管脚类型	默认功能 ⁽¹⁾	复用功能
30	38	54	PD0	I/O	PD0	ADC_IN5/UART3_RX
31	39	55	PD1	I/O	PD1	ADC_IN6/UART3_TX
32	40	56	PD2	I/O	PD2	ADC_IN7/SPI0_SSN
	41	57	PD3	I/O	PD3	VREFNE/SPI0_SCK
		58	PA2	I/O	PA2	ATIM_ETR/COM0
	42	59	PA3	I/O	PA3	EVD/UART1_RX/COM1
	43	60	PA4	I/O	PA4	UART1_TX/COM2
		61	PA5	I/O	PA5	GTIM1_CH/COM3
		62	PA6	I/O	PA6	GTIM2_CH/COM4
		63	PA7	I/O	PA7	LPT32_CH2/COM5
	44	64	PA8	I/O	PA8	LPT32_CH1/SEG0/VREFPE

备注：

- 1、默认功能是指芯片上电后未经过软件配置的功能定义。
- 2、I：输入脚；O：输出脚
- 3、P：芯片电源脚
- 4、除电源脚外，所有管脚都可以用作 IO，所有 IO 都支持外部中断功能。

数字功能复用列表

表格 3 数字功能复用配置表

管脚	复用功能 0	复用功能 1
PA2	COM0	ATIM_ETR
PA3	COM1	UART1_RX
PA4	COM2	UART1_TX
PA5	COM3	GTIM1_CH
PA6	COM4	GTIM2_CH
PA7	COM5	LPT32_CH2
PA8	SEG0	LPT32_CH1
PA14	UART0_TX	
PB1	UART1_TX	
PB2	SEG3	ATIM_CH1N
PB3	ATIM_CH2N	UART2_TX
PB4	ATIM_CH1	UART2_RX
PB5	SEG4	SPI1_SCK
PB6	SEG5	SPI1_MISO
PB7	SEG6	SPI1_MOSI
PB8	SPI1_SSN	ATIM_CH3N
PB13	SEG7	SCL0
PB14	SEG8	SDA0
PC0	BEEP0	GTIM2_CH
PC2	SEG2	LPT32_ETR
PC3	UART2_TX	GTIM3_CH
PC4	UART2_RX	BEEP0
PC6	UART3_RX	LPT32_CH2

管脚	复用功能 0	复用功能 1
PC7	UART3_TX	BEEP1
PC8	UART0_TX	ATIM_CH2
PC9	UART0_RX	ATIM_CH3
PC10	BRK1	ATIM_CH4
PD1	UART3_TX	
PD6	BEEP1	GTIM0_CH

注：对于表格 3 中未提到的数字复用功能管脚，在使用时复用功能时，只需要把模式寄存器设置为复用功能即可，不需要再设置复用 0 或 1。

管脚描述

表格 4 管脚描述

管脚名称	管脚类型	描述
PA0~PA15	I/O	输入或输出口
PB0~PB15	I/O	输入或输出口
PC0~PC15	I/O	输入或输出口
PD0~PD15	I/O	输入或输出口
SPIx_SSN	I/O	SPI 接口, 片选脚
SPIx_SCK	I/O	SPI 接口, 时钟脚
SPIx_MISO	I/O	SPI 接口, 作为主机时为数据输入脚, 从机时为数据输出脚
SPIx_MOSI	I/O	SPI 接口, 作为主机时为数据输出脚, 从机时为数据输入脚
SEG0~SEG15	O	LED 显示段驱动脚
COM0~COM11	O	LED 显示公共端驱动脚
WKUPx	I	异步唤醒系统管脚, 下降沿唤醒
BEEPx	O	蜂鸣器 x 输出
GTIMx_CH	I/O	通用定时器 GTIMx 的输入输出脚
UARTx_RX	I	UARTx 的数据接收脚
UARTx_TX	O	UARTx 的数据发送脚
XTHOUT	A ⁽¹⁾	外接高频晶振输出脚
XTHIN	A	外接高频晶振输入脚
SCLx	I/O	I2C 接口, 时钟输入或输出脚
SDAx	I/O	I2C 接口, 数据输入或输出脚
ATIM_CHxN	O	高级定时器通道 x 输出脚
ATIM_CHx	I/O	高级定时器通道 x 输入或输出脚
ATIM_ETR	I	高级定时器触发输入
LPT32_ETR	I	LPTIMER 触发输入
LPT32_CHx	I/O	LPTIMER 输入输出通道 2
BRKx	I	刹车信号输入通道 x

ADC_INx	A	ADC 输入通道 x
VREFNE	A	ADC 参考电压输入负端
VREFPE	A	ADC 参考电压输入正端
EVD	A	外部电压检测

备注:

1、A: 模拟通道

PRELIMINARY

系统框图




图 5 系统框图

外设资源

存储架构

本芯片的存储系统是基于 ARM Cortex-M0 处理器的存储架构定义的。内置 256 Kbytes Flash 和 16 Kbytes SRA，采用 Little endian 编码形式，对于没有地址对齐的访问会导致 HardFault 异常中断。

表格 5 外设模块地址映射表

地址	外设
0x0000 0000 ~ 0x0003 FFFF	256 KB Flash 空间
0x0004 0000 ~ 0x1FFF EFFF	预留
0x1FFF F000 ~ 0x1FFF FFFF	预留
0x2000 0000 ~ 0x2000 3FFF	16 KB SRAM 空间
0x4000 0000 ~ 0x4000 FFFF	APB 总线外设
0x4001 0000 ~ 0x4007 FFFF	预留
0x4008 0000 ~ 0x4005 FFFF	AHB 总线外设
0x4005 0000 ~ 0xDFFF FFFF	预留
0xE000 0000 ~ 0xE00F FFFF	内核地址空间
0xE010 0000 ~ 0xFFFF FFFF	预留

表格 6 APB 总线外设地址映射表

地址	外设
0x4000 0000 ~ 0x4000 0FFF	CRC
0x4000 1000 ~ 0x4000 1FFF	GTIM0
0x4000 2000 ~ 0x4000 2FFF	GTIM1
0x4000 3000 ~ 0x4000 3FFF	GTIM2
0x4000 4000 ~ 0x4000 4FFF	GTIM3
0x4000 5000 ~ 0x4000 5FFF	ATIM

地址	外设
0x4000 6000 ~ 0x4000 6FFF	IWDT
0x4000 7000 ~ 0x4000 7FFF	I2C
0x4000 8000 ~ 0x4000 8FFF	ADC
0x4000 9000 ~ 0x4000 9FFF	UARTx
0x4000 A000 ~ 0x4000 AFFF	预留
0x4000 B000 ~ 0x4000 BFFF	LED 驱动
0x4000 C000~ 0x4000 CFFF	预留
0x4000 D000 ~ 0x4000 DFFF	预留
0x4000 E000 ~ 0x4000 EFFF	LPTIM
0x4000 F000 ~ 0x4000 FFFF	BEEPER

表格 7 AHB 总线外设地址映射表

地址	外设
0x4001 0000 ~ 0x4001 0FFF	SYSCTRL
0x4001 1000 ~ 0x4001 1FFF	DMAC
0x4001 2000 ~ 0x4001 2FFF	SPIx
0x4001 3000~ 0x4001 3FFF	GPIO
0x4001 4000 ~ 0x4001 4FFF	FLSCTRL
0x4001 5000~ 0x4001 5FFF	预留

SRAM

SRAM 地址空间范围是 0x2000_0000~0x2000_3FFF，软件可以对 SRAM 进行字节、半字、字访问，CPU 和 DMA 都可以以最大系统频率对 SRAM 实现无等待的单周期读写。CPU 也可以从 SRAM 取指执行程序，因此在对程序效率要求高的场合，可以将部分代码导入 SRAM 中，实现最高频率下无等待的执行。

FLASH

本芯片内置 256Kbytes Flash，地址空间范围是 0x0000_0000~0x0003_FFFF，系统通过 AHB 总线读取，可配置访问等待周期。支持 ICP、IAP 功能。

对于 flash 内容的保护，本芯片设计了两种保护方式：SWD 接口读保护和代码分块保护。SWD 接口读保护开启后，不能再通过 SWD 接口读取 flash 内容，SWD 接口只允许进行全片擦除动作。代码分块保护是指 CPU 只能对指定的 Flash 区域进行取指操作，不能进行读数据操作，也不能擦写，代码分块保护以 8Kbytes 为一个区块，不能从任一地址开始，需以 8Kbytes 为单位的地址对齐开始。

CRC

概述

CRC 计算单元可以用来计算生产一个 8 位或 16 位或 32 位的 CRC 值，可编程 CRC 的初值和多项式。其输入数据可以设定为按字节反转或者按半字反转或者按字执行反转或者不反转（默认值），输出结果也可以设置为位反转或者不反转（默认值）输出。

CRC 计算单元支持 DMA，在程序运行中可以实现不占用 CPU 的资源。

中断系统

概述

本芯片基于 ARM Cortex-M0 的嵌套向量中断控制器 NVIC，有 32 个可屏蔽中断和 1 个不可屏蔽中断（NMI），4 级优先级可配。对于除复位外的异步处理，CPU 会在异常触发后继续执行当前指令，在当前指令执行完成后再进入异常处理程序。这里说的异常是指任何打断程序顺序执行的事件，即中断事件。

表格 8 是从《Cortex-M0 Devices Generic User Guide (ARM DUI 0497A)》的 "Table 2-11 Properties of the different exception types" 改编而来。

表格 8 中断向量表

事件编号	中断号	中断源	优先级	入口地址	描述
0	-16	-	-	0x0000 0000	堆栈初始指针值
1	-15	Reset	-3	0x0000 0004	复位 PC 值
2	14	NMI	-2	0x0000 0008	不可屏蔽中断
3	-13	HardFault	-1	0x0000 000C	访问非法地址等原因导致的故障
4~10	-12~-6	预留	-	-	
11	-5	SVCall	可配	0x0000 002C	通过指令调用系统服务
12~13	-4~-3	预留	-	-	
14	-2	PendSV	可配	0x0000 0038	可挂起的系统服务
15	-1	SysTick	可配	0x0000 003C	系统滴答定时器
16	0	预留	-	0x0000 0040	
17	1	VD	可配	0x0000 0044	电源电压检测中断
18	2	LFDET	可配	0x0000 0048	外置晶振停振检测中断
19	3	Flash	可配	0x0000 004C	Flash 中断
20	4	UART0	可配	0x0000 0050	UART0 中断
21	5	UART1	可配	0x0000 0054	UART1 中断
22	6	UART2	可配	0x0000 0058	UART2 中断
23	7	UART3	可配	0x0000 005C	UART3 中断

事件编号	中断号	中断源	优先级	入口地址	描述
24	8	ADC	可配	0x0000 0060	ADC 中断
25	9	I2C0	可配	0x0000 0064	I2C0 中断
26	10	SPI0	可配	0x0000 0068	SPI0 中断
27	11	SPI1	可配	0x0000 006C	SPI1 中断
28	12	GTIM0	可配	0x0000 0070	GTIM0 中断
29	13	GTIM1	可配	0x0000 0074	GTIM1 中断
30	14	GTIM2	可配	0x0000 0078	GTIM2 中断
31	15	GTIM3	可配	0x0000 007C	GTIM3 中断
32	16	ATIM	可配	0x0000 0080	高级定时器 ATIM 中断
33	17	LPTIM	可配	0x0000 0084	低功耗定时器 LPTIM 中断
34	18	LED	可配	0x0000 0088	LED 驱动中断
35	19	预留	可配	0x0000 008C	-
36	20	DMA	可配	0x0000 0090	DMA 中断
37	21	预留	可配	0x0000 0094	-
38	22	预留	可配	0x0000 0098	-
39	23	WKUP	可配	0x0000 009C	外部唤醒中断
40	24	EXTI	可配	0x0000 00A0	外部中断
41	25	I2C1	可配	0x0000 00A4	I2C1 中断
42	26	BSTIM0	可配	0x0000 00A8	基本定时器 0 中断
43	27	BSTIM1	可配	0x0000 00AC	基本定时器 1 中断
44	28	预留	可配	0x0000 00B0	-
45	29	预留	可配	0x0000 00B4	-
46	30	预留	可配	0x0000 00B8	-
47	31	预留	可配	0x0000 00BC	-

外部中断 EXTI

概述

本芯片 GPIO 共分为四组，且都具有外部中断功能，但同时最多产生 16 个外部中断信号。外部中断信号支持输入数字滤波功能，数字滤波可以由软件使能或禁止，默认关闭。数字滤波的实现方法是由 IO 采样时钟连续采样到 3 次相同电平才认为是合法电平输入。外部中断触发源可配置为上升沿、下降沿或者双边沿触发。

电源管理

电源

本芯片采用单电源供电，主电源 VDD 工作在 1.8V~5.5V 之间，电源电压 VDD 可直接作为 ADC 模块的参考电压。芯片内部设计一个 5V 转 1.5V 的稳压器，给内核供电。

电源结构如图 6 所示，REGC 管脚在使用时，需外加一个 0.47uF 的电容。




图 6 电源结构图

电压检测(VD)与低压复位

本芯片设计了一个电压检测模块，比较电压点有两种：内置 31 档电压点和外置 EVD 管脚。当待检测电压低于检测点，可通过寄存器配置成是产生中断或产生系统复位。电压检测模块工作时钟源是 LSRC。

内置电压点电压范围 1.8~4.8V，每档间隔 0.1V。当检测电压点选择这 31 个档位中的一个，且外部电压检测禁止，则实现电源电压 VDD 与检测点之间的比较。

EVD 管脚使用必须是能外部电压检测功能，其应用场景有两种方式：

方式 i) 当检测点选择 EVD 管脚时，EVD 管脚上的电压与内部 1V 电压基准比较，此时如果 EVD 管脚上的电压是电源电压 VDD 通过电阻分压过来的，则可实现对 VDD 电压更细致的检测（不再局限于内置的 31 个档位）。

方式 ii) 当检测点选择内部的 31 个档位中的一个，则 EVD 管脚上的电压是与内部的检测点比较，这样可以覆盖方式 i 的应用场景，而且电压匹配上更灵活。

时钟管理

概述

芯片内共有三个独立时钟源，三个时钟源均可作为系统时钟：

- ◆ 外接 4~32MHz 晶振时钟
- ◆ 内置 8/16/24/32MHz 振荡时钟（HSRC），误差在 $\pm 1\%$ @(-10~50°C)， $\pm 2\%$ @(-40~85°C) 以内
- ◆ 内置 32KHz 振荡时钟（LSRC），供看门狗以及上电控制逻辑使用

外接晶振能为 MCU 提供更高精度的时钟源，晶振和负载电容应尽可能靠近芯片 XTHOUT/XTHIN 管脚。XTHOUT/XTHIN 管脚默认为 IO 功能，在使用外置晶振时，在软件初始化前应先把 XTHOUT/XTHIN 管脚设置为模拟功能。

时钟树




图 7 时钟树

复位管理

概述

芯片内部集成了 6 路复位源，系统复位后，可通过寄存器读出复位源标志，以此来判断是哪个复位源引起的复位。复位源有：上电复位 POR、看门狗复位、软件复位、外部复位 NRST、LOCKUP 复位、SYSRESETREQ 复位。

表格 9 复位源作用域

复位源	作用域
上电复位 POR	全芯片
看门狗复位	全芯片（除 Debugger 外）
软件复位	全芯片（除 Debugger 外）
外部复位 NRST	全芯片（除 Debugger 外）
LOCKUP 复位	CPU
SYSRESETREQ 复位	CPU




图 8 总体复位源组织

启动区域交换

概述

芯片复位后的入口地址以及中断向量表都存储在地址 0x0000 0000~0x0000 1FFF 区间内，当把这 8Kbytes 空间用作 boot 启动程序时，在更新 boot 时，因为外接电源不稳定等因素导致 boot 区域的代码丢失，造成永久损坏。而启动区域交换功能就是为了解决这个问题。

启动区域交换的使用步骤如下：

- ◆ 运行地址 0x0000 0000~0x0000 1FFF 上的 boot 程序
- ◆ 擦除地址 0x0000 2000~0x0000 3FFF 上的数据
- ◆ 把新的 boot 程序（暂叫程序 A）写入地址 0x0000 2000~0x0000 3FFF 上
- ◆ 往 NVR3 区域写入启动交换指令
- ◆ 芯片下电再上电
- ◆ 程序 A 被映射到地址 0x0000 0000~0x0000 1FFF 上了，系统从程序 A 开始启动了

DMA

概述

DMA 控制器有 8 个通道，每个通道专门用来管理来自于一个或多个外设对存储器访问的请求。还有一个仲裁器来协调各个通道请求的优先权。

主要特性：

- ◆ 8 个独立可配置的通道请求
- ◆ 每个通道都直接连接硬件 DMA 请求，每个通道最多可选择 8 个外设。这些功能通过软件来配置
- ◆ 多个请求间的优先权可以通过软件编程设置(共有四级：很高、高、中等和低)，优先权设置相等时由硬件决定(请求 0 优先于请求 1，依此类推)
- ◆ 支持传输宽度(字节、半字、全字)。源和目标地址必须按数据传输宽度对齐。
- ◆ 支持循环模式和单次模式
- ◆ 支持 ram 到 flash 和 flash 到 ram 的传输
- ◆ 可编程的数据传输数目：最大为 8192
- ◆ 支持全程中断和半程中断




图 9 DMA 功能框图

DMA 通道映射

DMA 共有 8 个通道，其中 7 个通道连接到外设，第 8 个通道为 Flash 和 RAM 之间的专有通道。连接外设的每个通道所能选择的外设如所示。

表格 10 DMA 通道映射

通道 0	通道 1	通道 2	通道 3	通道 4	通道 5	通道 6
LED		LED		LED		
			SPI0_RX	SPI0_TX		
					SPI1_RX	SPI1_TX
	RXD0	TXD0	RXD0	TXD0		
			RXD1	TXD1	RXD1	TXD1
					RXD2	TXD2
	RXD3	TXD3				
I2C_TX0	I2C_RX0					
		I2C_TX1	I2C_RX1			
CRC						CRC
GTIM0			GTIM0			
	GTIM1					
			GTIM2		GTIM2	
					GTIM3	
ATIM_CC R1	ATIM_CCR 2	ATIM_CCR 3		ATIM_COM ATIM_UEV ATIM_TRIG	ATIM_CC R4	
LPTTIM_ C1			LPTTIM_C2			
	ADC				ADC	




图 10 DMA 通道映射

高级定时器

概述

高级定时器包含一个 16bit 自动重载计数器及一个可编程预分频器。高级定时器可以支持多种应用，包括如捕捉、输出比较、PWM、带死区插入的互补 PWM。

其主要特性：

- ◆ 16bit 向上、向下、双向自动重载计数器
- ◆ 16bit 可编程预分频器，支持实时调整计数时钟分频
- ◆ 4 个独立通道可用于输入捕捉、输出比较、PWM、单脉冲输出
- ◆ 可编程死区插入的互补输出
- ◆ 支持与其他定时器级联
- ◆ 重复计数器，支持定时器多个循环后更新状态
- ◆ 两路刹车引脚输入、比较器刹车、SVD 刹车，刹车信号滤波和极性选择，刹车信号组合配置
- ◆ 支持在以下事件发生时产生中断或 DMA 事件
- ◆ 计数器上/下溢出，计数器初始化（软件或硬件 trigger）
- ◆ Trigger 事件（计数器启动、停止、初始化、内外部触发）
- ◆ 输入捕捉
- ◆ 输出比较
- ◆ 刹车输入
- ◆ 支持增量正交编码器和霍尔传感器




图 11 高级定时器结构框图

通用定时器

概述

- ◆ 16bit 向上、向下、双向计数自动重载计数器
- ◆ 16bit 可编程预分频器，支持实时调整计数时钟分频
- ◆ 灵活的计数时钟源选择
- ◆ 通道可用于输入捕捉、输出比较、PWM（边缘或中心对齐模式）、单脉冲输出
- ◆ 支持与其他定时器级联




图 12 通用定时器计数/定时框图

低功耗定时器

概述

LPTIM 是一个 32 位定时器，可从降低功耗的最终发展中受益。由于 LPTIM 的时钟源具有多样性，因此 LPTIM 能够在所有电源模式下保持运行状态。即使没有内部时钟源，LPTIM 也能运行，鉴于这一点，可将其用作“脉冲计数器”，这种脉冲计数器在某些应用中十分有用。此外，LPTIM 还能将系统从低功耗模式唤醒，因此非常适合实现“超时功能”，在这种功能模式下系统功耗极低。

LPTIM 引入了一个灵活的时钟方案，该方案能够提供所需的功能和性能，同时还能最大程度地降低功耗。

其主要特性：

- ◆ 32 位递增计数器
- ◆ 3 位预分频器，可采用 8 种分频系数（1、2、4、8、16、32、64 和 128）
- ◆ 可选工作时钟：LSRC，APBCLK，ADC 转换完成信号
- ◆ LPTIM 输入的外部时钟源，可在应用脉冲计数器场景中应用
- ◆ 32 位 ARR 自动重载寄存器
- ◆ 32 位比较/捕捉寄存器
- ◆ 连续/单触发模式
- ◆ PWM 输出




图 13 低功耗定时器结构框图

基本定时器

概述

基本定时器包含一个 16bit 自动重载计数器及一个可编程预分频器。

其主要特性：

- ◆ 16bit 向上计数自动重载计数器
- ◆ 16bit 可编程预分频器，支持实时调整计数时钟分频
- ◆ 计数器溢出时产生中断
- ◆ 支持比较中断和 PWM 输出
- ◆ 支持蜂鸣器驱动




图 14 基本定时器结构框图

I2C

概述

- ◆ 两路独立 I2C，具有 MASTER 和 SLAVE 功能。
- ◆ 三个速度：
 - 标准模式 (0 ~ 100Kb/s)
 - 快速模式 ($\leq 400\text{Kb/s}$)
 - 高速模式 ($\leq 1\text{Mb/s}$)
- ◆ 7-bit 或者 10-bit 寻址
- ◆ 支持 DMA

UART

概述

UART 串行通信模块特点如下：

- ◆ 波特率软件可配置
- ◆ 4 路独立通道
- ◆ 全双工通信口
- ◆ 数据接收完成/接收错误中断，并提示错误类型
- ◆ 可配置数据长度，支持 7、8、9bits
- ◆ 可配置的停止位，支持 1 个或 2 个停止位
- ◆ 可配置为红外调制输出功能，且载波频率可设置，及载波占空比可设置
- ◆ 支持 DMA
- ◆ 支持接收超时，发送延时机




图 15 UART 功能框图

SPI

概述

串行外设接口（Serial Peripheral Interface，SPI）是外部设备通过 3/4 线交换数据的串行同步通讯手段。芯片提供了一个 SPI 接口模块，可配置为主设备或从设备，实现与外部的 SPI 通信。

其特点：

- ◆ 全双工 3 或 4 线串行同步收发
- ◆ 主从模式
- ◆ 可编程时钟极性和相位
- ◆ 可编程比特速率
- ◆ 传输结束中断标志
- ◆ 写冲突错标志
- ◆ 主模式错误检测、保护和中断标志
- ◆ 支持 DMA




图 16 SPI 功能描述




图 17 SPI 配置时序图

GPIO

概述

I/O 端口的的主要功能特性:

- ◆ 端口引脚最高耐 5.5V 电压
- ◆ 所有 GPIO 数字输入有施密特特性
- ◆ 所有 GPIO 可配置为上拉输入、浮空输入、开漏输出、推挽输出
- ◆ 所有 GPIO 都具有外部中断功能

LED 驱动

概述

LED 驱动器包含一个控制器，需要发送的数据按一定规律存储在显示数据寄存器中，当配置好相应的控制寄存器后，控制器会按照特定的时序显示期望的字符。

主要特点：

最大可支持 12 个 COM 输出和 16 个 SEG 输出

1/1~1/12 占空比电压驱动方式

支持共阴/共阳模式

支持调光 LED 模式，SEG 从 0/256~256/256 共 256 种占空比可调

LED 结构框图




图 18 LED 结构框图

ADC

概述

本芯片内置 12bit SAR-ADC，其主要特点为：

- ◆ 工作电压 2.4~5.5V
- ◆ 输入信号幅度 0~VREF（ADC 参考电压）
- ◆ 最高采样率 2Msps
- ◆ 8 个输入通道
- ◆ 8 个可以配置为单端或差分模式
- ◆ 可配置的采样保持时间
- ◆ 支持单次转换和连续转换
- ◆ 支持 DMA
- ◆ 支持过采样硬件平均，最高 16bit 输出（256 次硬件平均）

ADC 结构框图




图 19 ADC 结构框图

调试接口 SWD

概述

本芯片集成了串行调试接口(SWD)。这是标准的 ARM CoreSight 调试接口，串行调试接口 (SW-DP)为 AHP-AP 模块提供 2 针(时钟+数据)接口。

表格 11 SWD 管脚分配

SW-DP	SW 端口描述	类型	分配引脚
SWDIO	串行数据输入输出	I/O	PD8
SWCLK	串行时钟	I	PD7

128 BIT 芯片唯一标识码

概述

每一颗芯片在出厂时都会写入一个 128bit 的唯一编码（一次性写入，不能更改），用户可以通过应用程序直接读取，方便在后续方案做到追溯。

PRELIMINARY

极限参数

表格 12 极限参数表

参数	符号	值	单位
电源电压	VDD	-0.3~6.0	V
输入电压	V _{in}	-0.3~VDD+0.3	V
总灌电流	$\sum I_{OL}$	100	mA
总拉电流	$\sum I_{OH}$	-100	mA
储存温度	T _{STG}	-40~+125	°C
结温	T _J	+150	°C
工作温度	T _{OPR}	-40~+85	°C

电气参数（除非特指，典型值在 25°C 下获取）

工作电压及电流

表格 13 工作电压

符号	说明	测试条件	最小值	典型值	最大值	单位
VDD	工作电压		2.4		5.5	V
EVDD0	IO 供电电压			VDD		V
VREFPE/VREFNE	ADC 参考电压		2.4		5.5	V

表格 14 工作电流（打开所有外设，全速运行）

符号	说明	时钟源	主频(MHz)	工作电压 (V)	最小值	典型值	最大值	单位
I _{RUN}	工作电流@ (-40~85°C)	内置 RC HSRC	8	5.0		2.57		mA
				3.3		2.56		mA
			16	5.0		4.67		mA
				3.3		4.65		mA
			24	5.0		6.68		mA
				3.3		6.64		mA
		外接晶振	32	5.0		7.82		mA
				3.3		7.78		mA
			8	5.0		3.8		mA
				3.3		3.11		mA
			16	5.0		5.85		mA
				3.3		5.15		mA
			24	5.0		8.12		mA
				3.3		7.3		mA
			32	5.0		9.02		mA
				3.3		8.2		mA



符号	说明	时钟源	主频(MHz)	工作电压(V)	最小值	典型值	最大值	单位
		内置 RC LSRC	0.032	5.0		0.46		mA
				3.3		0.45		mA

PRELIMINARY

IO 特性

表格 15 IO 特性

符号	说明	测试条件	最小值	典型值	最大值	单位
典型值是在环境温度为 25°C 下测得						
V_{IH}	高电平输入电压	VDD=5.0V	3.5			V
		VDD=3.3V	2			V
V_{IL}	低电平输入电压	VDD=5.0V			1.5	V
		VDD=3.3V			0.8	V
V_{OH}	输出高电平	VDD=5.0V, $I_{SOURCE}=16mA$	4.2			V
		VDD=3.3V, $I_{SOURCE}=8mA$	2.4			V
V_{OL}	输出低电平	VDD=5.0V, $I_{SINK}=16mA$			0.5	V
		VDD=3.3V, $I_{SINK}=8mA$			0.4	V
R_{IPU}	内置上拉电阻	VDD=5V	20		100	$k\Omega$
		VDD=3.3V				
R_{IPD}	内置下拉电阻	VDD=5V	20		100	$k\Omega$
		VDD=3.3V				
I_{IH}	输高入漏电流	VDD=5V, IO 浮空输入			1	μA
		VDD=3.3V, IO 浮空输入				
I_{IL}	输入低漏电流	VDD=5V, IO 浮空输入	-1			μA
		VDD=3.3V, IO 浮空输入				

芯片上下电速率

表格 16 芯片上下电速率

符号	说明	测试条件	最小值	最大值	单位
t _{VDD}	VDD 上电速率	-	0	∞	us/V
	VDD 下电速率	-	10	∞	

上电复位及电压检测

表格 17 电压检测档位表

符号	说明	测试条件	最小值	典型值	最大值	单位
V _{PVD}	可编程电压检测	下降沿		1.8		V
				1.9		V
				2.0		V
				2.1		V
				2.2		V
				2.3		V
				2.4		V
				2.5		V
				2.6		V
				2.7		V
				2.8		V
				2.9		V
				3.0		V
				3.1		V
				3.2		V
				3.3		V
				3.4		V
				3.5		V
				3.6		V
				3.7		V
				3.8		V
				3.9		V
				4.0		V
				4.1		V
				4.2		V

符号	说明	测试条件	最小值	典型值	最大值	单位
V _{PVD}	可编程电压 检测			4.3		V
				4.4		V
				4.5		V
				4.6		V
		下降沿		4.7		V
				4.8		V
		上升沿	-	-	-	-
				1.9		V
				2.0		V
				2.1		V
				2.2		V
				2.3		V
				2.4		V
				2.5		V
				2.6		V
				2.7		V
				2.8		V
				2.9		V
				3.0		V
				3.1		V
				3.2		V
				3.3		V
				3.4		V
				3.5		V
				3.6		V
				3.7		V
				3.8		V
				3.9		V

符号	说明	测试条件	最小值	典型值	最大值	单位
				4.0		V
				4.1		V
				4.2		V
				4.3		V
				4.4		V
				4.5		V
				4.6		V
				4.7		V
V_{PVD}	可编程电压检测	上升沿		4.8		V
$V_{PVDHYST}$	PVD 迟滞电压	-		100		mV
V_{POR}	上电掉电复位电压	上升沿		1.35		V
		下降沿				V
$V_{PORHYST}$	上电复位迟滞电压	-		100		mV
t_{PORD}	上电复位延时间	-		1		ms

时钟特性

表格 18 内部 RC 时钟特性

符号	说明	测试条件	最小值	典型值	最大值	单位
所有数据是在 VDD=5.0V (±20%) 取得						
f_{HSRC}	内部高频 RC 振荡频率	-10~50°C	7.92	8	8.08	MHz
		-40~85°C	7.92	8	8.08	
		-10~50°C	15.84	16	16.16	
		-40~85°C	15.84	16	16.16	
		-10~50°C	-	24	-	
		-40~85°C	-	24	-	
		-10~50°C	-	32	-	
		-40~85°C	-	32	-	
f_{LSRC}	内部低频 RC 振荡频率	-10~50°C				KHz
		-40~85°C				KHz
$t_{HSRCSTR}$	内部高频 RC 起振时间	-		10		us
$T_{LSRCSTR}$	内部低频 RC 起振时间	-		1000		us

表格 19 外接晶振特性

f_{HSE_EXT}	外接晶振频率		1		32	MHz
V_{HSEH}	晶振输入脚高电平电压		0.7VDD		VDD	V
V_{HSEL}	晶振输入脚低电平电压		VSS		0.3VDD	V
D_{HSE}	占空比		45		55	%

ADC 特性

表格 20 ADC 特性

符号	说明	测试条件	最小值	典型值	最大值	单位
典型值是在 25°C 下取得						
NR	分辨率		-	12	-	Bit
V _{DD}	工作电压范围	-	1.8		5.5	V
I _{ADC}	工作电流			0.55		mA
V _{REF}	参考电压		1.8		V _{DD}	V
V _{ADIN}	模拟通道输入电压		0		V _{REF}	V
C _{ADIN}	采样保持电容			15		pF
R _{ADIN}	模拟通道输入阻抗			1		MΩ
f _{CONV}	转换速率				2	MSPS
DNL	微分非线性误差			2.5		LSB
INL	积分非线性误差			3		LSB
E _{OF}	失调误差			2		LSB
E _{GAIN}	增益误差			4		LSB
ENOB	有效位数	2Msps@ V _{REF+} =V _{DD} =5.0V V _{REF-} =V _{SS} =0V				
		200Ksps@ V _{REF+} =V _{DD} =5.0V V _{REF-} =V _{SS} =0V				
		2Msps@ V _{REF+} =V _{REFPE} =5.0V V _{REF-} =V _{REFNE} =0V				
		200Ksps@ V _{REF+} =V _{REFPE} =5.0V V _{REF-} =V _{REFNE} =0V				
		2Msps@ V _{REF+} =V _{DD} =5.0V				

符号	说明	测试条件	最小值	典型值	最大值	单位
		$V_{REF-} = V_{REFNE} = 0V$				
		200Ksps@ $V_{REF+} = V_{DD} = 5.0V$ $V_{REF-} = V_{REFNE} = 0V$				
		2Msps@ $V_{REF+} = V_{REFPE} = 5.0V$ $V_{REF-} = V_{SS} = 0V$				
		200Ksps@ $V_{REF+} = V_{REFPE} = 5.0V$ $V_{REF-} = V_{SS} = 0V$				

FLASH 特性

表格 21 FLASH 特性

符号	说明	最小值	典型值	最大值	单位
Tcycle	擦写次数	100000			次
T _{RETENTION}	数据保存时间		20		年
T _{SE}	扇区擦写时间		5		ms
T _{WP}	每个 WORD 烧写时间		50		us
T _{BP}	每个 Byte 烧写时间		50		us
V _P	擦写时的工作电压	2		5.5	V

ESD/LATCHUP 特性

表格 22 ESD/LATCHUP 特性

符号	说明	测试条件	最小值	典型值	最大值	单位
$V_{\text{ESDHB}}M$	ESD @ Human Body Mode			5		KV
$V_{\text{ESDCD}}M$	ESD @ Charge Device Mode			2		KV
V_{ESDMM}	ESD @ Machine Mode			500		V
I_{LATCHUP}	Latchup Current			200		mA

封装图纸

LQFP64 封装信息




图 20 LQFP64 封装图

LQFP44 封装信息




图 21 LQFP44 封装图

LQFP32 封装信息




图 22 LQFP32 封装图

典型应用图




图 23 64 pin 封装典型应用图




图 24 44/32 pin 封装典型应用图

修改记录

表格 23 文档版本修改记录

日期	版本	内容
2019.11.25	0	初稿
2020.07.07	1.0.0	IO 参数呈现方式
2020.07.14	1.0.1	32 pin 管脚图
2020.08.11	1.0.2	版本号细化, 芯片管脚图标签
2020.11.24	1.0.3	添加 44, 32 pin 封装信息
2020.11.30	1.0.4	更新 64 pin 封装信息, 添加 44/32pin 最小系统电路图, 32pin 第 12 脚定义, 资源列表, 工作电压, 命名规则